Įvadas į PCIe 5.0 specifikacijas

• Įvadas į PCIe 5.0 specifikacijas

PCIe 4.0 specifikacija buvo baigta 2017 m., tačiau vartotojų platformos jos nepalaikė iki AMD 7 nm Rydragon 3000 serijos, o anksčiau PCIe 4.0 technologiją naudojo tik tokie produktai kaip superkompiuteriai, verslo klasės didelės spartos saugykla ir tinklo įrenginiai.Nors PCIe 4.0 technologija dar nebuvo pritaikyta plačiu mastu, PCI-SIG organizacija jau seniai kuria greitesnį PCIe 5.0, signalo sparta padvigubėjo nuo dabartinių 16GT/s iki 32GT/s, pralaidumas gali siekti 128GB/ s, ir 0.9/1.0 versijos specifikacija baigta.0.7 versijos PCIe 6.0 standarto tekstas išsiųstas nariams, o standarto kūrimas vyksta.PCIe 6.0 kontaktų sparta padidinta iki 64 GT/s, tai yra 8 kartus daugiau nei PCIe 3.0, o pralaidumas x16 kanaluose gali būti didesnis nei 256 GB/s.Kitaip tariant, dabartiniam PCIe 3.0 x8 greičiui pasiekti reikia tik vieno PCIe 6.0 kanalo.Kalbant apie v0.7, PCIe 6.0 pasiekė daugumą iš pradžių paskelbtų funkcijų, tačiau energijos suvartojimas vis dar gerėjad, o standartas naujai pristatė L0p galios konfigūravimo pavarą.Žinoma, po pranešimo 2021 m., PCIe 6.0 bus galima įsigyti anksčiausiai 2023 arba 2024 m.Pavyzdžiui, PCIe 5.0 buvo patvirtintas 2019 m., Ir tik dabar atsiranda taikymo atvejų

Palyginti su ankstesnėmis standartinėmis specifikacijomis, PCIe 4.0 specifikacijos pasirodė palyginti vėlai.PCIe 3.0 specifikacijos buvo pristatytos 2010 m., praėjus 7 metams po PCIe 4.0 pristatymo, todėl PCIe 4.0 specifikacijų galiojimo laikas gali būti trumpas.Visų pirma, kai kurie pardavėjai pradėjo kurti PCIe 5.0 PHY fizinio sluoksnio įrenginius.

PCI-SIG organizacija tikisi, kad abu standartai kurį laiką egzistuos kartu, o PCIe 5.0 daugiausia naudojamas didelio našumo įrenginiams, kuriems taikomi didesni pralaidumo reikalavimai, pvz., Gpus AI, tinklo įrenginiams ir pan., o tai reiškia, kad PCIe 5.0 yra labiau tikėtina, kad jie bus rodomi duomenų centre, tinkle ir HPC aplinkoje.Įrenginiai, kuriems taikomi mažesni pralaidumo reikalavimai, pvz., staliniai kompiuteriai, gali naudoti PCIe 4.0.

PCIe 5.0 signalo sparta padidinta nuo PCIe 4.0 16GT/s iki 32GT/s, vis dar naudojant 128/130 kodavimą, o x16 pralaidumas padidintas nuo 64GB/s iki 128GB/s.

Be dvigubo pralaidumo padidinimo, PCIe 5.0 atneša ir kitų pakeitimų, keičia elektrinę konstrukciją, kad pagerintų signalo vientisumą, atgalinį suderinamumą su PCIe ir dar daugiau.Be to, PCIe 5.0 sukurtas pagal naujus standartus, kurie sumažina delsą ir signalo susilpnėjimą dideliais atstumais.

PCI-SIG organizacija tikisi šių metų pirmąjį ketvirtį užbaigti 1.0 specifikacijos versiją, tačiau jie gali sukurti standartus, tačiau negali kontroliuoti, kada galinis įrenginys bus pristatytas rinkai, ir tikimasi, kad pirmasis PCIe 5.0 įrenginiai debiutuos šiais metais, o daugiau produktų pasirodys 2020 m. Tačiau didesnio greičio poreikis paskatino standartinį korpusą apibrėžti naujos kartos PCI Express.PCIe 5.0 tikslas yra padidinti standarto greitį per trumpiausią įmanomą laiką.Todėl PCIe 5.0 sukurtas taip, kad tiesiog padidintų greitį iki PCIe 4.0 standarto be jokių kitų reikšmingų naujų funkcijų.

Pavyzdžiui, PCIe 5.0 nepalaiko PAM 4 signalų ir apima tik naujas funkcijas, kurių reikia, kad PCIe standartas galėtų palaikyti 32 GT/s per trumpiausią įmanomą laiką.

Aparatinės įrangos iššūkiai

Pagrindinis iššūkis ruošiant produktą, palaikantį PCI Express 5.0, bus susijęs su kanalo ilgiu.Kuo greitesnis signalo greitis, tuo didesnis per PC plokštę perduodamo signalo nešiklio dažnis.Dviejų tipų fizinė žala riboja, kiek inžinieriai gali skleisti PCIe signalus:

· 1. Kanalo slopinimas

· 2. Atspindžiai, atsirandantys kanale dėl varžos netolydumo kaiščiuose, jungtyse, kiaurymėse ir kitose konstrukcijose.

PCIe 5.0 specifikacijoje naudojami kanalai su -36 dB slopinimu 16 GHz dažniu.16 GHz dažnis reiškia Nyquist dažnį 32 GT/s skaitmeniniams signalams.Pavyzdžiui, kai paleidžiamas PCIe5.0 signalas, jo tipinė įtampa nuo didžiausios iki maksimumo gali būti 800 mV.Tačiau perėjus rekomenduojamu -36dB kanalu, prarandamas bet koks panašumas į atvirą akį.Tik pritaikius siųstuvu pagrįstą išlyginimą (deccentuating) ir imtuvo išlyginimą (CTLE ir DFE derinį), PCIe5.0 signalas gali praeiti sistemos kanalu ir imtuvas jį tiksliai interpretuoti.Mažiausias numatomas PCIe 5.0 signalo akių aukštis yra 10 mV (po išlyginimo).Net ir naudojant beveik tobulą mažo virpėjimo siųstuvą, reikšmingas kanalo susilpnėjimas sumažina signalo amplitudę iki taško, kai galima uždaryti bet kokį kitą signalo pažeidimą, kurį sukelia atspindys ir skersinis pokalbis, kad būtų atkurta akis.