- Įvadas į PCIe 5.0 specifikacijas
PCIe 4.0 specifikacija buvo baigta kurti 2017 m., tačiau vartotojų platformos jos nepalaikė iki AMD 7 nm „Rydragon 3000“ serijos, o anksčiau PCIe 4.0 technologiją naudojo tik tokie produktai kaip superkompiuteriai, įmonių klasės didelės spartos saugyklos ir tinklo įrenginiai. Nors PCIe 4.0 technologija dar nebuvo taikoma dideliu mastu, PCI-SIG organizacija jau seniai kuria greitesnį PCIe 5.0, signalo greitis padvigubėjo nuo dabartinių 16 GT/s iki 32 GT/s, pralaidumas gali siekti 128 GB/s, o 0.9/1.0 versijos specifikacija jau baigta. Nariams išsiųsta PCIe 6.0 standarto teksto v0.7 versija, o standarto kūrimas vyksta pagal planą. PCIe 6.0 prievadų greitis padidintas iki 64 GT/s, tai yra 8 kartus daugiau nei PCIe 3.0, o pralaidumas x16 kanaluose gali būti didesnis nei 256 GB/s. Kitaip tariant, dabartiniam PCIe 3.0 x8 greičiui pasiekti reikia tik vieno PCIe 6.0 kanalo. Kalbant apie v0.7, PCIe 6.0 pasiekė daugumą iš pradžių paskelbtų funkcijų, tačiau energijos suvartojimas dar labiau sumažėjo.d, o standarte naujai pristatyta L0p maitinimo konfigūracijos įranga. Žinoma, po 2021 m. paskelbimo PCIe 6.0 gali būti komerciškai prieinamas ne anksčiau kaip 2023 arba 2024 m. Pavyzdžiui, PCIe 5.0 buvo patvirtintas 2019 m., ir tik dabar atsiranda taikymo atvejų.
Palyginti su ankstesnėmis standartinėmis specifikacijomis, PCIe 4.0 specifikacijos pasirodė gana vėlai. PCIe 3.0 specifikacijos buvo pristatytos 2010 m., praėjus 7 metams po PCIe 4.0 įvedimo, todėl PCIe 4.0 specifikacijų gyvavimo laikas gali būti trumpas. Visų pirma, kai kurie tiekėjai pradėjo projektuoti PCIe 5.0 PHY fizinio sluoksnio įrenginius.
PCI-SIG organizacija tikisi, kad abu standartai kurį laiką egzistuos kartu, o PCIe 5.0 daugiausia naudojamas didelio našumo įrenginiams, kuriems keliami didesni pralaidumo reikalavimai, pvz., dirbtinio intelekto vaizdo plokštėms, tinklo įrenginiams ir pan., o tai reiškia, kad PCIe 5.0 labiau tikėtinas duomenų centrų, tinklų ir HPC aplinkose. Įrenginiai, kuriems keliami mažesni pralaidumo reikalavimai, pvz., staliniai kompiuteriai, gali naudoti PCIe 4.0.
PCIe 5.0 atveju signalo greitis padidintas nuo PCIe 4.0 16 GT/s iki 32 GT/s, vis dar naudojant 128/130 kodavimą, o x16 pralaidumas padidintas nuo 64 GB/s iki 128 GB/s.
Be pralaidumo padvigubinimo, „PCIe 5.0“ atneša ir kitų pakeitimų, pakeitusi elektros konstrukciją, siekiant pagerinti signalo vientisumą, atgalinį suderinamumą su „PCIe“ ir kt. Be to, „PCIe 5.0“ buvo sukurtas pagal naujus standartus, kurie sumažina delsą ir signalo slopinimą dideliais atstumais.
PCI-SIG organizacija tikisi užbaigti 1.0 specifikacijos versiją šių metų pirmąjį ketvirtį, tačiau jie gali kurti standartus, bet negali kontroliuoti, kada terminalinis įrenginys bus pristatytas rinkai, ir tikimasi, kad pirmieji PCIe 5.0 įrenginiai debiutuos šiais metais, o daugiau produktų pasirodys 2020 m. Tačiau didesnio greičio poreikis paskatino standartų instituciją apibrėžti naujos kartos PCI Express. PCIe 5.0 tikslas – kuo greičiau padidinti standarto greitį. Todėl PCIe 5.0 yra sukurtas tiesiog padidinti greitį iki PCIe 4.0 standarto be jokių kitų reikšmingų naujų funkcijų.
Pavyzdžiui, PCIe 5.0 nepalaiko PAM 4 signalų ir apima tik tas naujas funkcijas, kurios būtinos, kad PCIe standartas galėtų palaikyti 32 GT/s per trumpiausią įmanomą laiką.
Aparatinės įrangos iššūkiai
Pagrindinis iššūkis ruošiant produktą, kad jis palaikytų PCI Express 5.0, bus susijęs su kanalo ilgiu. Kuo didesnis signalo greitis, tuo didesnis per spausdintinę plokštę perduodamo signalo nešlio dažnis. Dviejų tipų fizinė žala riboja inžinierių galimybes skleisti PCIe signalus:
· 1. Kanalo slopinimas
· 2. Atspindžiai, atsirandantys kanale dėl impedanso netolygumų kaiščiuose, jungtyse, kiaurymėse ir kitose struktūrose.
PCIe 5.0 specifikacijoje naudojami kanalai su -36 dB slopinimu esant 16 GHz dažniui. 16 GHz dažnis atitinka Nyquist dažnį 32 GT/s skaitmeniniams signalams. Pavyzdžiui, kai prasideda PCIe5.0 signalas, jo tipinė įtampa gali būti 800 mV. Tačiau praėjus pro rekomenduojamą -36 dB kanalą, bet koks panašumas į atvirą akį prarandamas. Tik pritaikius siųstuvo pagrindu veikiantį ekvalaizavimą (deakcentavimą) ir imtuvo ekvalaizavimą (CTLE ir DFE derinį), PCIe5.0 signalas gali praeiti per sistemos kanalą ir būti tiksliai interpretuojamas imtuvo. Mažiausias tikėtinas PCIe 5.0 signalo akies aukštis yra 10 mV (po ekvalaizavimo). Net ir naudojant beveik idealiai mažo virpesių lygio siųstuvą, reikšmingas kanalo slopinimas sumažina signalo amplitudę iki tokio lygio, kad bet koks kitas signalo pažeidimas, kurį sukelia atspindžiai ir kryžminiai trikdžiai, gali būti pašalintas, kad būtų atkurta akis.
Įrašo laikas: 2023 m. liepos 6 d.
